中科新闻网浓厚接吻48部:关于PROTEL 99SE的电气检查
来源：百度文库 编辑：中科新闻网 时间：2024/04/29 19:33:08
我设计的是层次电路图，只有两层。
在顶层图中，有方块电路的输入端口入的总线在ERC检查以后总是显示没有接上（floating input port）；在下层图中，有些芯片的引脚（都是与总线相联的，在总线入口BUS ENTRY与管脚之间）检查出没有连接（floating input pin）,我已经接好线了，为什么还是显示输入引脚的电气错误？是不是要放置NO ERC ERROR屏蔽这些？
也许这些错误不严重，或根本没有错，但我担心往后制PCB要返工。
上面的问题希望有高手再看看，答答。
层次电路中电气检查的规则如果写的是SHEET SYMBOL/PORT CONNECTIONS是指只有在上层电路中相联接的部分才是电气相连对吧，我想问的是如果是总线相连，那么总线中间的单根连线规则又是以什么为标准呢？是看它们有相同的网络标志吗？
我的上面的反复检查都说出错就是总线相连的情况...
！！！！！问题解决了，还是我自己来给个答案吧，参看PROTEL安装文件里的EXAMPLE改出来的。
就是尽量同名！所有相关的总线必需全部给出同名的网标。
搞了我这么多天，就这么简单的小东西。寒。。。。
在顶层图中，有方块电路的输入端口入的总线在ERC检查以后总是显示没有接上（floating input port）；在下层图中，有些芯片的引脚（都是与总线相联的，在总线入口BUS ENTRY与管脚之间）检查出没有连接（floating input pin）,我已经接好线了，为什么还是显示输入引脚的电气错误？是不是要放置NO ERC ERROR屏蔽这些？
也许这些错误不严重，或根本没有错，但我担心往后制PCB要返工。
上面的问题希望有高手再看看，答答。
层次电路中电气检查的规则如果写的是SHEET SYMBOL/PORT CONNECTIONS是指只有在上层电路中相联接的部分才是电气相连对吧，我想问的是如果是总线相连，那么总线中间的单根连线规则又是以什么为标准呢？是看它们有相同的网络标志吗？
我的上面的反复检查都说出错就是总线相连的情况...
！！！！！问题解决了，还是我自己来给个答案吧，参看PROTEL安装文件里的EXAMPLE改出来的。
就是尽量同名！所有相关的总线必需全部给出同名的网标。
搞了我这么多天，就这么简单的小东西。寒。。。。
估计你的是低频的，如果是低频的，只要你的线路连接与原理图没有出入就行
这个问题我还没碰到过！按电路图仔细对照，应该不会错的！再就是仔细看看书上怎么说！我研究的不深，就会制简单的电路图，PCB板。不好意思，帮不上你！